位置:51电子网 » 企业新闻

MPC8260ACVVMIBB

发布时间:2019/8/26 8:43:00 访问次数:31 发布企业:

符合PowerPC体系结构的内存管理单元(MMU)

-通用片上处理器(COP)测试接口

-高性能(6.6-7.65 SPEC95基准在300 MHz;1.68 MIPs / MHz

内联和1.90 Dhrystones MIPS/MHz

-支持总线窥探数据缓存一致性

-浮点单元(FPU)

•内部逻辑和I/O分开供电

•G2核心和CPM单独使用锁相环

- G2 core和CPM可以在不同频率下运行,进行功率/性能优化

-内部核心/总线时钟乘法器,提供1.5:1,2:1,2.5:1,3:1,3.5:1,4:1,5:1,6:1的比率

-内部CPM/总线时钟倍增器,提供2:1,2.5:1,3:1,3.5:1,4:1,5:1,6:1的比率

•64位数据和32位地址60x总线

-总线支持多种主设计

-支持单拍和四拍突发传输

- 64位、32位、16位和8位端口大小由片上存储器控制器控制

-支持数据奇偶校验或ECC和地址奇偶校验

•32位数据和18位地址本地总线

-单主总线,支持外部奴隶

-八拍突发传输

- 32位、16位和8位端口大小由片上存储器控制器控制

•60x到pci桥接(仅MPC8265和MPC8266)

-可编程主机桥和代理

- 32位数据总线,66mhz, 3.3 V

-同步和异步60x和PCI时钟模式

-所有外部PCI主机可用的内部地址空间

- DMA用于内存块传输

- pci到60x地址重映射

•系统接口单元(SIU)

——时钟合成器

——复位控制器

-实时时钟(RTC)寄存器

-周期性中断定时器

-硬件总线监视器和软件看门狗定时器

- IEEE Std. 1149.1™标准JTAG测试访问端口

•十二排记忆控制器

— Glueless 接口 SRAM, 页面 模式 SDRAM, DRAM, EPROM, Flash 和 其他 userdefinable 外设

-字节写入启用和选择奇偶校验生成


上一篇:ADS1110A4IDBVR

下一篇:NT7701H-TABF3

相关新闻

相关型号



江苏快3 江苏快3 江苏快3 江苏快3 江苏快3 江苏快3 江苏快3 江苏快3 江苏快3 江苏快3